来源：内容来自半导体行业观察（ID：icbank）综合，谢谢。
据外媒报道，台积电正在进一步扩大其在台湾的足迹，在台南的生产中心再建四座价值 100 亿美元的工厂，用于制造 3 纳米芯片。
苹果芯片合作伙伴台积电一直在努力扩大产量，以解决全球芯片短缺的问题。虽然世界其他地方的尝试进展缓慢，但在其台湾的工作进展得更快。
据日经亚洲报道 ，在台南市工业园区的四个新设施建成后，台积电作为台积电生产中心的一部分，正在开始另外四个晶圆厂的建设。据报道，每个建设项目将花费台积电约 100 亿美元，是 1200 亿美元投资热潮的一部分。
据说所有四个新项目都设有生产 3 纳米芯片的生产线。未来可以在这些工厂生产的产品包括 Apple 的 SoC，包括 Apple Silicon 和 A 系列芯片。
台积电周五宣布，计划到2025 年 转向2 纳米芯片的量产。
这四个设施只是为全岛公司建造更多设施的更大计划的一部分。至少有 20 家工厂正在建设中或最近完工，这些项目创造了超过 200 万平方米的建筑面积。
台湾并不是台积电唯一在建工厂的地区，一个价值 120 亿美元的亚利桑那工厂项目预计将于 2023 年 3 月完工。据报道，台积电还与新加坡经济发展局就新工厂进行了谈判。
未来三年，五种3nm工艺
在日前举办的技术研讨会上，台积电宣布的关键事项之一是其属于其 N3（3 纳米级）和 N2（2 纳米级）系列的领先节点，这些节点将在未来几年用于制造先进的 CPU、GPU 和 SoC .
N3：未来三年的五个节点
随着制造工艺变得越来越复杂，它们的寻路、研究和开发时间也变得越来越长，因此我们不再看到台积电和其他代工厂每两年就会出现一个全新的节点。在 N3 中，台积电的新节点引入节奏将扩大到 2.5 年左右，而在 N2 中，它将延长到 3 年左右。
这意味着台积电将需要提供 N3 的增强版本，以满足其客户的需求，这些客户仍在寻求每瓦性能的改进以及晶体管密度每年左右的提升。台积电及其客户需要多个版本的 N3 的另一个原因是，代工厂的 N2 依赖于使用纳米片实现的全新栅极环绕场效应晶体管 (GAA FET)，预计这将带来更高的成本、新的设计方法、新 IP 和许多其他变化。虽然尖端芯片的开发人员将很快转向 N2，但台积电的许多普通客户将在未来几年坚持使用各种 N3 技术。
在其 2022 年台积电技术研讨会上，该代工厂谈到了将在未来几年推出的四种 N3 衍生制造工艺（总共五个 3 纳米级节点）——N3E、N3P、N3S 和 N3X。这些 N3 变体旨在为超高性能应用提供改进的工艺窗口、更高的性能、增加的晶体管密度和增强的电压。所有这些技术都将支持 FinFlex，这是 TSMC 的“秘密武器”功能，极大地增强了他们的设计灵活性，并允许芯片设计人员精确优化性能、功耗和成本。
*请注意，台积电在 2020 年左右才开始分别发布针对模拟、逻辑和 SRAM 的晶体管密度增强。其中一些数字仍然反映了由 50% 逻辑、30% SRAM 和 20% 模拟组成的“混合”密度
N3 和 N3E：HVM 步入正轨
台积电的第一个 3 纳米级节点称为 N3，该节点有望在今年下半年开始大批量制造 (HVM)。实际芯片将于 2023 年初交付给客户。该技术主要针对早期采用者（如Apple 等），他们可以投资于领先的设计，并从前沿节点提供的性能、功率和面积 (PPA) 中受益。但由于它是为特定类型的应用量身定制的，因此 N3 的工艺窗口相对较窄（产生确定结果的一系列参数），就良率而言，它可能并不适合所有应用。
这就是 N3E 发挥作用的时候。
新技术提高了性能，降低了功耗，增加了工艺窗口，从而提高了良率。但权衡是该节点的逻辑密度略有降低。与 N5 相比，N3E 将提供 34% 的功耗降低（在相同的速度和复杂性下）或 18% 的性能提升（在相同的功率和复杂性下），并将逻辑晶体管密度提高 1.6 倍。
值得注意的是，根据台积电的数据，N3E 将提供比 N4X更高的时钟速度 （2023 年到期）。不过后者也将支持超高驱动电流和1.2V以上的电压，在这一点上它将能够提供无与伦比的性能，但功耗非常高。
总的来说，N3E 看起来是比 N3 更通用的节点，这就是为什么台积电在这一点上拥有更多的“3nm 流片”，而不是在其类似的开发阶段拥有 5nm 级节点也就不足为奇了.
使用 N3E 的芯片的风险生产将在未来几周（即 2022 年第二季度或第三季度）开始，HVM 将在 2023 年中期开始（同样，台积电没有透露我们是在谈论第二季度还是第三季度）。因此，预计商业 N3E 芯片将在 2023 年底或 2024 年初上市。
N3P、N3S 和 N3X：性能、密度、电压
N3 的改进并不止于 N3E。台积电将在 2024 年左右的某个时间推出 N3P，这是其制造工艺的性能增强版本，以及 N3S，该节点的密度增强版本。不幸的是，台积电目前没有透露这些变体将提供哪些改进到基线 N3。事实上，此时台积电在其路线图的所有版本中甚至都没有展示 N3S，因此尝试猜测其特性确实不是一个好生意。
最后，对于那些无论功耗和成本都需要超高性能的客户，台积电将提供N3X，它本质上是N4X的意识形态接班人。同样，台积电没有透露有关该节点的详细信息，只是表示它将支持高驱动电流和电压。我们可能会推测 N4X 可以使用背面供电，但由于我们谈论的是基于 FinFET 的节点，而台积电只会在基于纳米片的 N2 中实现背面供电轨，我们不确定情况是否如此。尽管如此，在电压增加和性能增强方面，台积电可能有许多优势。
FinFlex：N3 的秘诀
说到增强功能，我们绝对应该提到台积电 N3 的秘诀：FinFlex 技术。简而言之，FinFlex 允许芯片设计人员精确地定制他们的构建模块，以实现更高的性能、更高的密度和更低的功耗。
当使用基于 FinFET 的节点时，芯片设计人员可以在使用不同晶体管的不同库之间进行选择。当开发人员需要以性能为代价来最小化裸片尺寸并节省功耗时，他们会使用双栅极单鳍 (2-1) FinFET（见图）。但是，当他们需要在芯片尺寸和更高功率的权衡下最大限度地提高性能时，他们会使用三栅极双鳍 (3-2) 晶体管。当开发人员需要平衡时，他们会选择双栅极双鳍 (2-2) FinFET。
目前，芯片设计人员必须为整个芯片或 SoC 设计中的整个模块坚持一种库/晶体管类型。例如，可以使用 3-2 个 FinFET 来实现 CPU 内核以使其运行更快，或者使用 2-1 个 FinFET 来降低其功耗和占用空间。
这是一个公平的权衡，但它并不适用于所有情况，尤其是当我们谈论使用比现有技术更昂贵的 3 纳米级节点时。
对于 N3，台积电的 FinFlex 技术将允许芯片设计人员在一个模块内混合和匹配不同类型的 FinFET，以精确定制性能、功耗和面积。对于像 CPU 内核这样的复杂结构，这样的优化提供了很多提高内核性能的机会，同时仍然优化了裸片尺寸。因此，我们渴望看到 SoC 设计人员将如何在即将到来的 N3 时代利用 FinFlex。
FinFlex 不能替代节点专业化（性能、密度、电压），因为工艺技术比单一工艺技术中的库或晶体管结构有更大的差异，但 FinFlex 看起来是优化性能、功率和成本的好方法台积电的 N3 节点。最终，这项技术将使 FinFET 的灵活性更接近基于纳米片的 GAAFET 的灵活性，后者将提供可调节的通道宽度，以获得更高的性能或降低功耗。
与台积电的 N7 和 N5 一样，N3 将成为世界上最大的半导体对比度制造商的另一个持久节点系列。尤其是随着台积电在 2nm 阶段转向基于纳米片的 GAAFET，3nm 系列将成为该公司“经典”前沿 FinFET 节点的最后一个系列，许多客户将坚持使用几年（或者更多）。
反过来，这也是台积电为不同应用准备多个版本的 N3 以及 FinFlex 技术的原因，以便为芯片设计人员的设计提供一些额外的灵活性。
首批 N3 芯片将在未来几个月内投入生产，并于 2023 年初上市。同时，台积电在 2025 年推出 N2 工艺技术后，仍将继续使用其 N3 节点生产半导体。
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第3075内容，欢迎关注。
晶圆｜集成电路｜设备｜汽车芯片｜存储｜台积电｜AI｜封装